Simulador de Phase Locked Loop em SystemC-AMS

Fri, 02 Mar 2018 08:30:00 +0100

1. Introdução

Quando comecei a aprender SystemC-AMS, um dos primeiros circuitos que decidi implementar foi um Phase Locked Loop. A razão para isto é porque tive uma experiência a simular um PLL de 2.4GHz enquanto era membro do Grupo de Estudantes de Microelectrónica, e apercebi-me de como é difícil simular tal circuito, especialmente quando a frequência de saída e a frequência de referência estão várias ordens de grandeza separadas. O simulador tem de usar um passo de tempo pequeno para acomodar a frequência mais alta, mas ao mesmo tempo, o PLL vai demorar um tempo relativamente longo a bloquear e atingir o estado estacionário.

COSIDE on Américo Dias

Simulador de Phase Locked Loop em SystemC-AMS

1. Introdução