Design de CI analógico e de sinal misto
Ultrabaixo consumo, ADCs sigma-delta, LDOs, circuitos de condensadores comutados, DACs de corrente.
Currículo
Designer de CI Analógicos e Mixed-Signal
Experiência hands-on em design de circuitos, implementação física, verificação, correlação laboratorial e liderança técnica.
Áreas de especialização
Desenho físico e layout
Full-custom analógico, floorplan de nível superior, extração pós-layout, LVS/DRC, ECOs.
Processos e ferramentas
TSMC 40 / 55 / 130 / 180 nm, Cadence Virtuoso/Spectre, SystemC-AMS.
Liderança de engenharia
Planeamento de projetos, coordenação de equipas, definição de processos e ownership de entrega.
Resultados selecionados
- Liderei o desenvolvimento do nPZero, vencedor de um Elektra Award em 2025.
- Construí do zero a equipa de design de CI da Nanopower, até 7 engenheiros (2021 a 2023).
- Liderei 4 tapeouts como gestor de design de CI, do TC4 ao GEN0, o primeiro ASIC de sistema completo da empresa.
- Geração de standard cells assistida por IA com área a menos de 4% da de uma biblioteca desenhada à mão.
- Trabalho prático desde o design ao nível do transístor até ao layout, sign-off e debugging em laboratório.
- Trabalho em Portugal, na Noruega e na Dinamarca em IoT de ultrabaixo consumo, áudio de precisão, sensores industriais e infraestrutura para desenvolvimento de semicondutores.
Experiência recente
8 anos 3 meses
Fundador, consultor de CI analógicos e sistemas embebidos
agosto de 2018 - presente
Porto, Portugal
Projetos de consultoria independente, em paralelo com outras funções quando aplicável.
Fundei a ParallelCascade como consultora independente de engenharia focada em eletrónica, software embebido, design de semicondutores e execução técnica de produto. A ParallelCascade fornece apoio prático de engenharia e liderança técnica em design de CI analógicos e de sinal misto, sistemas embebidos, integração hardware/software, debugging de sistemas e desenvolvimento de produto.
Projetos e áreas de trabalho selecionados:
- Adesto Technologies: Layout full-custom de CI para blocos analógicos em tecnologias TSMC 40nm e 55nm, incluindo blocos analógicos auxiliares e um gerador de relógio RC de 100 MHz
- TKS Agri: Desenvolvimento de eletrónica e software para maquinaria agrícola avançada, incluindo sistemas FeedCarrier e FeedStation
- Semicondutores e microeletrónica: Design de CI analógicos, layout, verificação, correlação em laboratório, gestão de potência, trabalho relacionado com ADCs e apoio à execução técnica
- Liderança de engenharia: Planeamento de projetos, coordenação de equipas, definição de processos e ownership de entrega em ambientes técnicos de elevada complexidade
5 anos 4 meses
Empresa de semicondutores focada em baixo consumo para microeletrónica, que permite a implementação em larga escala e ambientalmente sustentável de dispositivos IoT.
Engenheiro de design de CI analógicos
setembro de 2023 - presente (3 anos 2 meses)
Porto, Portugal
Foco atual:
- Design prático de CI analógicos e de sinal misto para produtos semicondutores de ultrabaixo consumo
- Contribuição em design de circuitos, implementação física, layout, verificação, avaliação de ferramentas, automação e decisões técnicas transversais
- Apoio a melhorias de fluxo de design, debugging técnico e colaboração entre stakeholders analógicos, digitais e de produto
Contribuições selecionadas:
- Liderei uma avaliação estratégica de ferramentas EDA para design de CI analógicos e de sinal misto, comparando fluxos Cadence, Synopsys e Siemens em captura esquemática, layout, simulação, DRC/LVS e risco de migração
- Desenvolvi e documentei um fluxo de geração de standard cells assistido por IA, usando ferramentas EDA open-source e agentes autónomos de código num ciclo iterativo guiado por DRC/LVS
Gestor de design de CI
julho de 2021 - setembro de 2023 (2 anos 3 meses)
Porto, Portugal
Destaques:
- Construí a equipa de design de CI do zero a 7 engenheiros, reportando diretamente ao CEO
- Liderei 4 tapeouts, do TC4 (abril de 2022) ao GEN0 (agosto de 2023), o primeiro ASIC de sistema completo da empresa
- Coordenei a organização de engenharia em 2 países (Portugal e Roménia)
Âmbito:
- Coordenar, apoiar, delegar responsabilidades e estabelecer processos para a equipa de design de CI
- Colaborar com CEO, CTO, desenvolvimento de negócio e stakeholders na organização da empresa e especificações de produtos
- Gestão de projetos: planeamento, pessoal e acompanhamento
- Conduzir colaborações com universidades e instituições de investigação
2 anos 8 meses
Designer sénior de ASIC analógicos
novembro de 2018 - junho de 2021
Roskilde, Zealand, Dinamarca
Líder de mercado e fornecedor global de microfones e altifalantes microacústicos avançados, processamento de áudio e soluções de dispositivos de precisão, servindo eletrónica de consumo, comunicações, MedTech, defesa, veículos elétricos e mercados industriais.
Âmbito:
- Parte do grupo de inovação que desenvolveu uma arquitetura e tecnologia ADC sigma-delta completamente nova
- Migrei um DAC de corrente de alta precisão (até 50pA de saída) de processo 180nm para 130nm
- Responsável pelo floorplan de nível superior e layout de todo o ADC sigma-delta
- Coordenei todos os layouters que trabalhavam em sub-blocos do ADC
- Desenhei um comparador diferencial de alta precisão (±1%) usando circuitos de condensadores comutados para autocalibração
Christian Lillelund
Gestor de projeto na Knowles Corporation
O Américo trabalhou com um empenho muito além do esperado.
Adesto Technologies
3 meses
Engenheiro de layout de CI full-custom
agosto de 2018 - outubro de 2018
Área de Lisboa, Portugal
Impacto:
- Concluí o layout de 3 blocos analógicos de tamanho médio
- Dois blocos auxiliares (amplificadores, level shifters, circuitos de bias) em TSMC 40nm
- Gerador de relógio RC de 100MHz em TSMC 55nm
Silicon Labs
9 meses
Designer sénior de ASIC analógicos
novembro de 2017 - julho de 2018
Área de Copenhaga, Dinamarca
Destaques:
- Desenhei um LDO de 120mA usando topologia replica-regulator, com PSRR muito elevado, para PA sub-GHz em TSMC 40nm
- Descobri a causa raiz do problema do oscilador de cristal de 40MHz através de trabalho laboratorial e simulações PEX
- Desenvolvi um modelo de modulador Delta-Sigma em SystemC-AMS (simulação 100x mais rápida que Cadence Spectre)
1 ano 7 meses
Engenheiro sénior de design analógico
abril de 2016 - outubro de 2017
Área de Stavanger, Noruega
Empresa de tecnologia, software e engenharia que fornece soluções inovadoras para clientes em mercados industriais e comerciais.
O que liderei:
- Reportei ao gestor de desenvolvimento de produto Downhole
- Modelação eletromagnética como parte de estudos de viabilidade para novos produtos
- Modelação de propagação eletromagnética e verificação de modelos com medições laboratoriais
- Desenvolvi circuitos analógicos para deteção de falhas ao longo de linhas de transmissão (refletómetro de domínio temporal)
- Diagnóstico e resolução de problemas em linhas de produto existentes
David Wightman
Engenheiro sénior de hardware embebido na Emerson
O Américo é um talento natural no campo da Engenharia Elétrica.
Percurso anterior
- SiliconGate · Engenheiro de design de CI analógicos · 2013 - 2016
- Synopsys Inc · Engenheiro de design físico de CI · 2011 - 2012
- Universidade do Porto · Candidato a Ph.D. · 2010 - 2011
- INESC Porto · Investigador · 2009 - 2010
- Tellus Mater, S.A. · Programador de firmware · 2008 - 2009
- Venco Electrónica · Representante de vendas nacional · 2007 - 2008
- Corsisa Electrónica · Técnico e programador de hardware · 2001 - 2007
Educação
MBA Executivo - Administração e Gestão de Empresas
setembro de 2024 - julho de 2026
M.Sc. - Engenharia Elétrica e de Computadores
2000 - 2010 (concluído em regime de trabalhador-estudante) · Tese de mestrado
Candidato a Ph.D. - Engenharia Elétrica e de Computadores
2010 - 2011 (primeiro ano concluído com distinção)
Técnico - Eletrónica
Colégio de Gaia
1997 - 2000
Distinções e intervenções
2026
- Porto Business School, turma de Executive MBA 2024/25. Eleito melhor colega pelos colegas de turma através de votação formal, reconhecendo a qualidade individual, o empenho e a participação no grupo.
- Primeiro lugar por um VCO de 3,5 GHz em CMOS de 0,35 µm, com o Microelectronics Students’ Group (µSG).
9 de abril de 2026
- Orador, “The Journey of an Ultra-Low-Power Chip for IoT”, Universidade de Aveiro.
Publicações selecionadas
- R. Bastos, A. Dias, P. Amado, P. Neyret, J. Espregueira-Mendes, S. G. Berwanger. "Generative Artificial Intelligence as a Research Partner in Orthopaedics: State of the Art". Journal of ISAKOS, 2026, 101126.
- C. Nechifor, A. Dias, L. Matei. "A Novel Low-Power Subthreshold Voltage Reference Circuit with Enhanced PSRR". DCIS 2024, 39.ª Conferência sobre Design de Circuitos e Sistemas Integrados, IEEE.
- A. Dias, C. Duarte, P. Coke, D. Oliveira, V. G. Tavares, P. G. de Oliveira. "An Impulse-Radio UWB Transmitter for Short-Range Communication Systems". DCIS 2011, Conferência sobre Design de Circuitos e Sistemas Integrados.
- C. Duarte, A. Dias, D. Oliveira, M. Pina, P. Coke, V. G. Tavares, P. G. de Oliveira. "IC Design Activities in the Microelectronics Students' Group". CDNLive! EMEA 2011.
- A. Dias, C. Duarte, V. G. Tavares, P. G. de Oliveira. "Sintetizador de Frequências em CMOS 0.35-um". DCIS 2009, XXIV Conferência sobre Design de Circuitos e Sistemas Integrados, Saragoça.
- J. M. M. Ferreira, A. F. S. Dias, P. J. S. Sousa, Z. Nedic, J. Machotka, O. Gol, A. Nafalski. "Low-cost workbench client/server cores for remote experiments in electronics". REV 2010, International Conference on Remote Engineering and Virtual Instrumentation, Estocolmo.
- C. Duarte, D. Oliveira, A. Dias, M. Pina, R. Pereira, B. Silva, J. Almeida, L. Malheiro. "New Project Approaches in Advanced Microelectronics: The Students' Perspective". PAEE 2009, 1.º Simpósio Ibero-Americano em Project Approaches for Engineering Education.
Certificações
- AI Certificate 24/25
- Google Cloud Machine Learning
- Google Vision API
- TensorFlow Fundamentals
- Gestão de Projetos Ágeis com Jira Cloud
Currículo completo
Descarregar o CV completo (PDF)O PDF tem o percurso profissional completo.